PYTANIA Z UC1 na podstawie infeka@yahoogroups.com:
Czy ukl. PAL CE22V10
- ma 10 przerzutnikow TAK/NIE
- czy jest kasowany UV
- czy jest wykonany w technologi UVCMOS (lub jakiejstakiej)
- ...
Tabelka - ktore uklady (PAL, PLE PLA), ktore matryce (AND, OR) maja
programowalne/nieprogramowalne
__
NM
Xc9500 ile makrokomokrek, ile ich w bloku, ile flipflopwo na makrokomorke,
czy D, JK, T sa
zadanko jak na ostatnim wykaldzie o stanie metastabilnym (2 D polaczone ze
wspolnym clk), podane prawdopodobnienstwo 1/10 i z tego ze
1/10=e^(-tr/tał) -> wyliczyc tał.
Ktore GE, SC zajmuje wiecej wafla
pamieci - czy np FPROM jest jakis tam TAK/NIE (o pamieciach oglnie)
inne podobne do juz omawianych. Hazardy - tu uwaga bo dawał sume iloczynow i
iloczyn sum ( AND albo OR bramka wyliczala funkcje f), inaczej sie to
minimalizuje ciut :)!
1. Wykres przełączania bramki (stan wysoki/niski)
obliczyć Noise Margins (odczytać z wykresu):
NM_h_min
NM_h_max
NM_l_min
NM_l_max
NM_l
NM_h
2. Pytania TAK/NIE o GateArrays w porównaniu do Standard Cells
3. Pytania TAK/NIE o 9500XL
4. Tabelka o programowaniu (PAL,PLA,PLE - które mają jakie matryce
programowalne)
5. Schemat:
a -----------\
D--\
-----|>o---/ \
| >---
c-------------\ /
D-/
b-------------/
czyli a!c + bc
Kiedy będą hazardy (tabela prawdy i przy zmianie jakiego sygnału na
jaki)
6. Matryca PAL - zaprogramować połączenia funkcji jakieś mega
długiej..
tam był haczyk bo było (a+b)! czyli a!b!
7. Pytanie tak/nie o pamięci - którą najmniejszym napięciem się
programuje, którą najszybciej....
8. Podana f_max i układ:
przerzutnik-->bramka---->przerzutnik
podane czasy i należy obliczyć t_s
Jedno napewno bylo obliczyc fmax, a inna grupa miala obliczyc tp chyba
Odpowiedziec ktora sa tansze w kosztach stalych, jednosktowych itp Gate Arrays, Standard Cells czy FPGA, ktore sa
ajbardziej oszczedne pod wzgledem wykorzystania powierzchni, jaki wplyw ma urzytkownik na projektowanie ukladu - cos
takiego - tylko ze odpowiedzi byly napisane, trzeba bylo odpowiedziec TAK, lub NIE, lub w innym cwiczeniu napisac do ktorej
sie to odnosci
dorysowac przebieg czasowy przerzutnika master slave, tylko Q, bo reszta byla narysowana
cos o hazardach, gdzie wystapi, dlaczego i narysowac bramke ktora go usunie i tabelke karnough tez
narysowac polaczenia programowalne w matrycy dla podanego rownania
ktoras grupamiala jakis wykres, ale nie wiem co mieli z nim zrobic
W jednym zadaniu bylo o kasowaniu ultrafioletem ukladow jakis, o technologii UVCMOS ??
Pytania przed testem:
1) uklady PAL: architektura, metody programowania, przykladowa rodzina procesorow (pal16/18/20/L/R/V/xx)
2) Uklady CPLD: geneza, cechy charakterystyczne architektury , na przykladzie rodziny xc9500xl - pytal ze szczegolami o
budowe makrokomorki, matrycy
3) Charakterystki dynamiczne ukladow (dokladnie!!!)
1) Charakterystyka układow PLD: co to matryca, co to komorka, jakie rodziny,
sposoby
programowania/kasowania, rodziny, przyklady ukladow.
Dodatkowo kazal mi na przyklad narysowac komorke z PAL22V10 i opisac jakie
ma mozliwosci,
co tam jest, a po co tam ten multiplekser, a co to te punkty S1 i S2.
2)Architektura ukladow XC9500 XL.
Pytanie ogolne, ale chcial tez wiedziec, ze np. makrokomorka ma 54
wejscia/90 termow/18 wyjsc,
ze blok I/O zawiera w sobie to i to, a potem jeszcze dopytywal, a co to za
rezystor w Bus Holdzie,
a co bedzie jesli skonfiguruje sie Bus Hold tak, a co jesli tak.
No i oczywiscie, ze skoro XL, to zasilanie jest 3,3 V.
Potem jeszcze o typowe konfiguracje zasilania.
3) Charakterystyki przejsciowe ukladow cyfrowych.
Trzeba bylo wiedziec o odwracalnych i nieodwracalnych, o zakresach pracy,
noise margin,
zakresie amplitudy. I rysuneczki.
Z tego co pamietam inni mieli np. o CPLD, o 9536XL, o aspektach
ekonomicznych produkcji
ukladow cyfrowych, o charakterystykach wejsciowych, wyjsciowych, o
hazardach, o rodzajach
ukladow ASIC. W sumie to nasza siodemke przepytal z calego zakrewsu
materialu.
Teraz o ocenianiu.
Liczy z kalkulatorem twoja ocene, dzieli, mnozy, ale ostatecznie nie uwalil
nikogo, nawet jeśli w punktach byli mieli sytuacje graniczna.
comp.prog1